搜尋結果
2024年3月13日 · 據悉，這家中國製造商將利用現有的 DUV 裝置來實現這一目標，由於全球唯一能提供尖端 EUV 技術的 ASML 公司已被禁止向中芯國際以及任何中國公司提供該裝置，因此中芯國際只能重新利用現有的 DUV 裝置。
2024年1月7日 · 據報導，中芯國際已開始5奈米晶片製造，但整個過程將在老式的DUV裝置上完成，而不是下一代的EUV曝光硬體，這使得當地代工廠的成本更高。 此外，在台積電切斷與華為的貿易關係之前，仍在向華為供應 5nm 晶片，這表明華為可能希望這些存貨得到利用 ...
2012年9月18日 · RISC與CISC的差異. 處理器的指令集可簡單分為2種，CISC（complex instruction set computer）以及RISC（reduced instruction set computer）。 一開始的處理器都是CISC架構，隨著時間演進，有越來越多的指令集加入。 由於當時編譯器的技術並不純熟，程式都會直接以機器碼或是組合語言寫成，為了減少程式設計師的設計時間，逐漸開發出單一指令，複雜操作的程式碼，設計師只需寫下簡單的指令，再交由CPU去執行。 但是後來有人發現，整個指令集中，只有約20％的指令常常會被使用到，約佔整個程式的80％；剩餘80％的指令，只佔整個程式的20％。
2014年5月31日 · 主記憶體子系統. DRAM 由於製造簡單、高密度，作為電腦內部的主記憶體再適合不過了。 但是由於主記憶體擺放在 CPU 之外，從工廠出來的晶粒需要封裝和組合之後才可和 CPU 連結，因此從 CPU 至 DRAM 晶粒之間依據層級由大至小為 channel＞DIMM＞rank＞chip＞bank＞row/column，接下來就一一說明這些部分。 主記憶體由大至小，由上往下可做這樣的拆分。 主記憶體從 channel 至 chip 的相對應關係。 chip 往下拆分為 bank。 bank 往下拆就是 1 個個的儲存單元，橫向 1 排稱之為 row，直向 1 排稱之為 column，每排 column 的下方都有個 row buffer，用以暫存讀出來的 row 排資料。
2022年8月6日 · 知識研究. Intel混核架構的「效能核心」與「效率核心」，與Arm處理器大小核設計有何不同？ ifanr 發表於 2022年8月06日 10:20 收藏此文. 若要談到 Intel 第12代處理器最大的改變，莫過於顛覆x64 CPU 傳統的「混核架構」。 Alder Lake 處理器透過「效能核心」（Performance Core，簡稱 P-Core ）與「效率核心」（Efficient Core，簡稱 E-Core ）組成，兩種核心在系統的調度下互相協調工作，試圖找到高效能運算與功耗、發熱之間的平衡。 而這種設計，過去也被大家習慣性地稱為「大小核」。 新架構不應被視為大小核. 通常外界在描述處理器領域混合式架構時，會導入ARM所帶來的觀念，將其稱為「大小核」。
2023年9月27日 · 創始團隊中唯一同馬斯克長期共事還能經受住高壓和動盪環境的成員只有徐東進，他 4 歲時從韓國搬到了美國路易斯安那州。 由於他在年少時英語說得不好，所以他對「自己有想法卻表達不出來」的窘境有著切膚之痛。
2021年5月14日 · 從 MacBook Pro 16開始採用的巧控鍵盤，在 MacBook Air 2020也使用後，於M1版本的 MacBook Pro 13上也成為升級的重點之一。所謂巧控鍵盤就是一般常說的「剪刀腳結構」鍵盤，其鍵程為1mm，打字的回饋力道也更為明顯，當然，背光功能同樣保留，可
