搜尋結果
财联社8月11日讯（编辑 周子意）全球最大的芯片代工厂商台积电（TSMC）周四稍晚时公布，其7月份的销售额比6月份增长了13.6%。台积电在一份声明中指出，该公司7月份的综合销售额为1776.16亿新台币（约合56亿美元），同比下降了4.9%，但月度环比增长
2023年7月20日 · 2023-07-20 15:49发布于上海观察者网官方账号. 7月20日下午，观察者网在台积电二季度业绩说明会上了解到，台积电董事长刘德音透露，台积电美国厂遭遇困难，4nm制程已经延后到2025年量产，原计划是2024年量产。 与此同时，刘德音还表示，台积电正按计划在南京扩充28nm制程产能。 他同时透露，台积电日本厂22/28nm进展顺利，将在2024年底量产。 台积电业绩说明会截图. 当前，全球半导体下行周期正持续影响台积电业绩。 财报显示，2023年二季度，台积电销售额4808亿元新台币（约合人民币1111亿元），同比下滑10.0%，环比下滑5.5%；净利润1818亿元新台币，同比下降23.3%，环比下降12.2%；毛利率54.1％，预估53.3％。
2023年10月20日 · 台积电（TSMC）于北京时间2023年10月19日下午的美股盘前发布了2023年第三季度财报（截止2023年9月），要点如下： 1、收入端：已过底部。 2023年三季度台积电收入实现173亿美元，位于业绩指引区间中枢（167-175亿美元）。 季度收入出现环比增长， 其中出货量的维度带来影响-0.5%，出货均价的维度带来影响+10.7% 。 公司出货量略有下滑，而价格端在3nm量产的带动下有近两位的环比提升； 2、毛利及毛利率：回升，但仍在相对低位。 2023年三季度台积电的毛利率54.3%，超过指引区间上限（51.5-53.5%）。 本季度出货均价有所回升，但是成本端也有明显增加。 3nm开始量产的情况下，毛利率环比略有回升，但仍维持在相对低位； 3、晶圆结构端：开启3nm 。
2023年6月23日 · 台积电认为随着 AI、5G 和其他先进工艺技术的发展，全球正通过智能边缘网络产生大量的运算工作负载，因此需要更快、更节能的芯片来满足此需求。 2022年，台积公司与其合作伙伴共创造了超过 12,000 种创新产品，运用近 300 种不同的台积公司技术。 一、先进制程. 随着台积电的先进工艺技术从 10 纳米发展至 2 纳米，台积电的能源效率在约十年间以 15% 的年复合增长率提升，以支持半导体产业的惊人成长。 台积电先进工艺技术的产能年复合增长率在 2019 年至 2023 年间将超过40%。 作为第一家于 2020 年开始量产 5 纳米的晶圆厂，台积电通过推出 N4、N4P、N4X 和 N5A 等技术，持续强化其 5 纳米工艺家族。
2023年10月21日 · 以下是海豚君详细分析. 一、收入端：已过底部. 台积电在2023年第三季度实现营收172.8亿美元，位于业绩指引区间中枢（167-175亿美元）。 本季度收入环比增加10.2%，主要得益于3nm的量产，带动公司晶圆出货均价提升。 台积电的季度收入，由于每月经营指标的公布，市场预期已经充分。 而本季度台积电收入开始回升，增长来自于出货量还是价格？ 海豚君从量和价的维度，来观察台积电三季度收入增长的主要推动力： 1）量的维度：2023Q3台积电的晶圆出货量2,902千片，环比下滑0.5%，环比继续下滑。 本季度出货量并没有增长表现。 结合资本支出情况，台积电本季度的资本开支71亿美元，在整体需求偏弱的情况下，季度的资本开支继续减少。 公司对2023年的资本开支计划相对保守，下调至320亿美元。
2020年7月15日 · 01. 工艺. 从芯片制造工艺水平来说，台积电今年开始量产5纳米产品，这是业界的最高水平。 在7纳米和10纳米工艺领域，还有英特尔和三星电子这两个头部企业。 这三家公司牢牢把持着全球最靠前的位置。 紧随其后的就是14/16纳米制程。 根据中信证券研究部电子组提供的信息，中芯国际是其中的主力玩家之一，其余“队友”是美国格芯（GlobalFoundries，也被直译为格罗方德）和台湾联华电子。 在中国，中芯国际是唯一量产14纳米的晶圆制造商，落后于台积电4年左右的时间。 高盛上周预计，中芯国际2022年可升级到7nm工艺，2024年下半年升级到5nm工艺，2025年毛利率将提升到30%以上。 02. 市占率. 按照2019年的全球销售额计算，台积电和三星电子是第一梯队企业。
2020年3月31日 · 虽然台积电并没有将 5nm 节点全部技术公开，当然也不可能全部公开，但是台积电近期在各大会议期刊上发布了诸多论文，其中包括“Arm Techcon 2019”、第 65 届 IEEE IEDM 会议、以及 ISSCC 2020 等，本文的讨论仅仅基于这些已经公开的文献来做解读 。 根据推测，5nm 技术将能在芯片中实现 171.3MTr/ mm² 的晶体管密度，相比之前 7nm 的 91.20 MTr/ mm²，是差不多两倍的关系。 而在 IEDM 会议上，台积电报告中指出 5nm 节点技术将会实现 7nm 节点 1.84 倍的晶体管密度。 （来源：WikiChip）
