搜尋結果
2015年6月22日 · 知道奈米有多小之後，還要理解縮小制程的用意，縮 小晶體管的最主要目的，就是可以在更小的芯片中塞入更多的晶體管 ，讓芯片不會因技術提升而變得更大；其次， 可以增加處理器的運算效率 ；再者，減 少體積也可以降低耗電量 ；最後， 芯片體積縮小後更容易塞入行動設備中 （比如手機），滿足未來輕薄化的需求。 尺寸縮小有物理限制. 不過，制程並不能無限制的縮小，當 我們將晶體管縮小到20奈米左右時，就會遇到量子物理中的問題 ，晶體管的漏電現象，抵销縮小L時獲得的效益。 作為改善方式，就是導 入FinFET（Tri-Gate）這個 概念，如右上圖。 在Intel以前所做的解釋中，可以知道借由導入這個技術，能減少因物理現象所導致的漏電現象。 更重要的是，藉由這個方法可以增加Gate端和下層的接觸面積。
2016年9月25日 · 它採用台積電的28nmHPC+製程，相比28nm HPC來說能節能30%以上（配合電路設計優化）。同時，在基帶方面，聯發科將首次支持LTE Cat.6，而支持SRLTE也意味著基帶支持全網通。定位上屬於中端晶片、主打高性能與低功耗。
2015年10月5日 · 不過，台積16nm的後段製程(contact/metal/via)與20nm幾乎一樣，所以其defect density也與20nm同一等級，也就是說，台積電16nm的後段製程早就已經成熟。 一般而言，對半導體製程來說，前段決定成敗，後段決定良率，既然兩者前段的FINFET都開發出來了，良率就決定於後 ...
2015年7月26日 · 台積電（2330）今（28）日召開年度技術論壇，由共同執行長暨總經理魏哲家針對先進製程進展發表演說。他指出，16奈米FinFET Plus製程目前已經開始生產、下半年放量，且按照台積了解、該製程效能比對手好上10%（應指三星）。
2015年9月30日 · 處於領先地位的四大芯片廠商Intel、三星、台積電和GlobalFoundries都擁有自己的製造工廠，而許多小型半導體公司可沒這份運氣。 哈佛商學院教授David B. Yoffie說：”不過技術進步的放緩可能會給這些小廠帶來一絲喘息的機會，因為他們可以參與技術較低的市場競爭。
2019年11月1日 · 1. 林帝的 miniDP (母) 轉 DP (公) 測試結果---顯示錯誤 210:合成器中斷連線。 重新啟動 Vive Console 以解決此問題. 2. 林帝的 type-C 轉 DP (公) 測試結果---頭戴顯示有顯示畫面 但上下顛倒 Vive Console 顯示錯誤 211:確保您的GPU驅動程式已更新為最新版本 (我的顯示卡及intel 已全部更新到最新版) 3. 在大大們討論區內爬文 看到的價格 $650 PCHOME 購買 miniDP 公 對 公 測試結果---錯誤代碼:003 未連接DP OR 錯誤代碼 006: DP連線不穩定. 4. 看到有大大提出 到cmos 更改看DP顯示方式 但我這台目前確定應該是不能改 但我很確定我主要顯示卡是1060這張.
2015年8月22日 · 高通7奈米 轉單回台積電 玉米的HTC U11小小性能評測 傳魅族高管確認 將不再發聯發科P10機型 公版八核A72跑分 Exynos 8895,S835,kirin 960,X30 geekbench4比較 高通s660跑分 驍龍835處理器規格全面曝光 三星 10 奈米製程不精？傳高通驍龍 835 跑分竟輸
