搜尋結果
Unleash Innovation. The Whats, Whys, and Hows of TSMC-SoIC™. TSMC-SoIC service platform provides innovative front-end, 3D inter-chip (3D IC) stacking technologies for re-integration of chiplets partitioned from System on Chip (SoC). The resulting integrated chip outperforms the original SoC in system performance.
台積公司在北美、歐洲、日本、中國大陸，以及南韓等地均設有子公司或辦事處，提供全球客戶即時的業務與技術服務。 十二吋超大晶圓廠. 台積總部及晶圓十二A廠. 300-096 新竹科學園區力行六路8號. 電話: 886-3-5636688. 傳真: 886-3-5637000. 顯示地圖. 晶圓十二B廠. 300-091 新竹科學園區園區二路168號. 電話: 886-3-5636688. 傳真: 886-3-6687827. 顯示地圖. 全球研發中心. 308-001 新竹科學園區科環路168號. 電話: 886-3-5636688. 顯示地圖. 晶圓十四廠. 741-014 南部科學園區南科北路1號之1. 電話: 886-6-5056688. 傳真: 886-6-5051262. 顯示地圖.
我們的前端技術或稱TSMC-SoIC ® （整合晶片系統）使用3D矽堆疊所需，並來自我們領先矽晶圓廠的精度和方法。 這些技術包括我們的CoW和WoW堆疊技術，其能讓相似和不同晶片的3D堆疊提供以下功能： 通過增加運算核心數量來提高運算能力. 堆疊式記憶體可提供更多記憶體和更高的頻寬. 通過深溝式電容改善功率傳輸，適用於大功率應用. 台積公司還擁有多個專屬的後端晶圓廠，這些晶圓廠可以組裝和測試包括3D堆疊晶片在內的矽晶片，並將其加工成封裝後的裝置。 台積公司3DFabric的後端製程包括CoWoS ® 和InFO系列的封裝技術。 隨著工作負載的變化，半導體和封裝技術必須齊頭並進發展，這些工作負載要求對產品設計採用全方位的系統等級方法，以提高效能、電源效率、成本、外觀尺寸和上市時間。
TSMC has been the world's dedicated semiconductor foundry since 1987, and we support a thriving ecosystem of global customers and partners with the industry's leading process technology and portfolio of design enablement solutions to unleash innovation for the global semiconductor industry. Contact us today!
Built on 3DFabric technologies, TSMC’s integrated turnkey service provides a complete solution to resolve heterogeneous packing issues, e.g. chip-packaging-integration (CPI ) issues, through intense collaboration with substrate, memory and materials suppliers. TSMC prominently reduce customers’ time-to-volume and time-to-market.
產能. 2023年，台積公司及其子公司所擁有及管理的年產能超過一千六百萬片十二吋晶圓約當量。. 台積公司在台灣設有四座十二吋超大晶圓廠（GIGAFAB ® Facilities）、四座八吋晶圓廠和一座六吋晶圓廠，並擁有一家百分之百持有之海外子公司—台積電（南京 ...
TSMC became the first foundry to begin 65nm risk production in 2005 and passed product certification the following year. TSMC's 65nm technology is the Company's third-generation semiconductor process employing both copper interconnects and low-k dielectrics. The technology supports a standard cell gate density twice that of TSMC's 90nm process.
