搜尋結果
CP（Circuit Probing）也叫“Wafer Probe”或者“Die Sort”，是对整片Wafer的每个Die的基本器件参数进行测试，例如Vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，把坏的Die挑出来，会用墨点（Ink）标记，可以减少封装和测试的成本，CP pass才会封装，一般测试机台的电压和功率不高，CP是对Wafer的Die进行测试，检查Fab厂制造的工艺水平。 CP测试程序和测试方法优化是Test Engineer努力的方向，下面介绍几种降低CP测试成本的方法。 1.同一个Probe Card可以同时测多个Die，如何排列可以减少测试时间？
2021年2月25日 · 晶圆测试也就是芯片分选测试 (die sort) 或晶圆电测 (wafer probe)。 测试是为了以下 3 个目的： 1） 晶圆被送到封装厂之前，鉴别出合格芯片 2） 对器件 / 电路的电性能参数进行特性评估。 3） 芯片的合格品与不良品的核算会给晶圆生产人员提供全面业绩的 ...
2023年10月31日 · 什么是CP (Chip Probing)测试. CP（Circuit Probing）也叫“Wafer Probe”或者“Die Sort”，是对整片Wafer的每个Die的基本器件参数进行测试，例如Vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，把坏的Die挑出来，会用墨点（Ink）标记，可以减少封装和测试的成本，CP pass才会封装，一般测试机台的电压和功率不高，CP是对Wafer的Die进行测试，检查Fab厂制造的工艺水平。 CP测试的具体操作是在晶圆制作完成之后，成千上万的裸DIE (未封装的芯片)规则的分布满整个Wafer。
- 概览
- 1、什么是CP测试
- 2、为什么要做CP测试
- 1、SCAN
- 2、Boundary SCAN
- 3、存储器
- 4、DC/AC Test
- 5、RF Test
- 6、其他Function Test
- 1、可测试性设计
1、什么是CP测试
CP（Chip Probing）指的是晶圆测试。CP测试在整个芯片制作流程中处于晶圆制造和封装之间。晶圆（Wafer）制作完成之后，成千上万的裸DIE（未封装的芯片）规则的分布满整个Wafer。由于尚未进行划片封装，芯片的管脚全部裸露在外，这些极微小的管脚需要通过更细的探针（Probe）来与测试机台（Tester）连接。
在未进行划片封装的整片Wafer上，通过探针将裸露的芯片与测试机连接，从而进行的芯片测试就是CP测试。
图 1 CP Test在芯片产业价值链上的位置
Wafer制作完成之后，由于工艺原因引入的各种制造缺陷，分布在Wafer上的裸DIE中会有一定量的残次品。CP测试的目的就是在封装前将这些残次品找出来（Wafer Sort），从而提高出厂的良品率，缩减后续封测的成本。
而且通常在芯片封装时，有些管脚会被封装在内部，导致有些功能无法在封装后进行测试，只能在CP中测试。
1、SCAN
SCAN用于检测芯片逻辑功能是否正确。DFT设计时，先使用DesignCompiler插入ScanChain，再利用ATPG（Automatic Test Pattern Generation）自动生成SCAN测试向量。SCAN测试时，先进入Scan Shift模式，ATE将pattern加载到寄存器上，再通过Scan Capture模式，将结果捕捉。再进入下次Shift模式时，将结果输出到ATE进行比较。
Boundary SCAN用于检测芯片管脚功能是否正确。与SCAN类似，Boundary SCAN通过在IO管脚间插入边界寄存器（Boundary Register），使用JTAG接口来控制，监测管脚的输入输入出状态。
图 4 Boundary Scan原理图
芯片往往集成着各种类型的存储器（例如ROM/RAM/Flash），为了测试存储器读写和存储功能，通常在设计时提前加入BIST（Built-In SelfTest）逻辑，用于存储器自测。芯片通过特殊的管脚配置进入各类BIST功能，完成自测试后BIST模块将测试结果反馈给Tester。
ROM（Read-Only Memory）通过读取数据进行CRC校验来检测存储内容是否正确。
RAM（Random-Access Memory）通过除检测读写和存储功能外，有些测试还覆盖DeepSleep的Retention功能和Margin Write/Read等等。
Embedded Flash除了正常读写和存储功能外，还要测试擦除功能。Wafer还需要经过Baking烘烤和Stress加压来检测Flash的Retention是否正常。还有Margin Write/Read、Punch Through测试等等。
DC测试包括芯片Signal PIN的Open/Short测试，电源PIN的PowerShort测试，以及检测芯片直流电流和电压参数是否符合设计规格。AC测试检测芯片交流信号质量和时序参数是否符合设计规格。
对于无线通信芯片，RF的功能和性能至关重要。CP中对RF测试来检测RF模块逻辑功能是否正确。FT时还要对RF进行更进一步的性能测试。
1、可测试性设计
DFT(Design For Test)，可测试性设计。如第二节CP测试内容和测试方法所述，芯片测试中用到的很多逻辑功能都需要在前期设计时就准备好，这一部分硬件逻辑就是DFT。
DFT逻辑通常包含SCAN、Boundary SCAN、各类BIST、各类Function Test Mode以及一些Debug Mode。
测试人员需要在芯片设计之初就准备好TestPlan，根据各自芯片的规格参数规划好测试内容和测试方法。
•芯片通常会准备若干种TestMode功能，通过配置管脚使芯片进入指定的测试状态，从而完成各个类型的测试。
•对于SCAN和Boundary SCAN，需要插入ScanChain，根据芯片规模、Timing、SCAN覆盖率等参数，DFT工程师需要决定插入ScanChain的长短和数目。然后使用ATPG自动生成SCAN测试向量，覆盖率决定了测试向量的长短。为了节约成本还要对ScanChain进行压缩。然后再进行功能仿真和SDF仿真，保证功能和Timing满足要求。ATPG可输出WGL或STIL格式文件供Tester使用。细节还有很多，这里不再展开叙述了。
2020年7月28日 · CP测试，英文全称Circuit Probing、Chip Probing，也称为晶圆测试，测试对象是针对整片wafer中的每一个Die，目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。 可以用来检测fab厂制造的工艺水平。 CP的难点是如何在最短的时间内挑出坏的die，修补die。 常用到的设备有测试机（IC Tester）、探针台（Prober）以及测试机与探针卡之间的接口（Mechanical Interface） 2、FT测试： FT测试，英文全称Final Test，是芯片出厂前的最后一道拦截。 测试对象是针对封装好的chip，CP测试之后会进行封装，封装之后进行FT测试。 可以用来检测封装厂的工艺水平。
CP:Circuit Probing、Chip Probing,晶圓測試。 中測（CP Test）是半導體後道封裝測試的第一站. 中測的目的 : 確保每個die能基本滿足器件的特徵或設計規格書（Specification），通常包括電壓、電流、時序和功能的驗證。 中測所用到的設備：測試機（IC Tester）、探針卡（Probe Card）、探針台（Prober）以及測試機與探針卡之間的接口（Mechanical Interface）。 相關詞條. CP(情侶檔/人物配對Coupling) 情侶檔,或者叫配對 (英文:Coupling、縮寫 CP )表示人物配對關係。 情侶檔就是英文Couple的中文翻譯,意思是對、雙、配偶、夫妻。 一般是漫畫同人拿來自配的情侶檔,就是說...
When a probe is attached to a circuit, it is important to understand the probe’s impact on the circuit’s behavior. The degree of probe loading depends upon two factors: the input impedance of the probe and the sensitivity of the circuit to this impedance.
